一、Turbo码译码算法的研究（论文文献综述）
吴雪玲[1]（2021）在《基于FPGA的Turbo编译码的研究与设计》文中认为近年来,由于无线通信技术迅速发展,导致频谱资源紧张,且数据在无线信道中传输会受到各种噪声的干扰,因此提高系统传输的有效性和可靠性成为了近年的研究热点。Turbo码作为信道编码不仅抗衰落能力强、频带资源利用率高、码间抗干扰能力强,而且性能接近香农理论极限值,具有重要的研究价值。而Turbo码中包含交织与迭代,迭代次数越多译码器性能越好,但同时资源消耗、译码复杂度和时延也会增加,因此资源消耗、译码复杂度和时延成为了Turbo码在通信系统中无法平衡有效性和可靠性的问题。本文以平衡通信系统有效性和可靠性、降低译码复杂度与延时为目标,对Turbo编译码进行研究,研究内容如下:本文首先对Turbo编译码、交织解交织、加扰和解扰的结构进行了分析,并提出改进的软输入软输出维特比（SOVA）译码算法。1、在解决溢出问题时,提出最大限度的预定义存储度量值的方法,保证在数据帧长度内累积度量值不会溢出,可以减小运算量以及资源消耗,在保证算法性能的基础上,减小了计算复杂度。2、在进行回溯更新可信度值时,提出改进的回溯结构。在滑窗回溯结构的基础上进行改进,每次回溯竞争路径时只比较幸存路径和竞争路径最后一个回溯时刻的判决值,可以减少不必要的回溯操作,在保证算法性能的基础上,减小译码延时。3、使用信道交织修正Turbo译码算法,降低数据在Rayleigh信道中传输的误码率。其次,对影响Turbo码性能的各种因素进行仿真分析,这些因素包括不同译码算法（主要是最大后验概率（MAP）类算法和SOVA算法）、交织深度、迭代次数以及码率等。根据仿真结果可以得出结论:MAP类算法的译码性能比SOVA译码算法好;交织深度越长、迭代次数越多、编码码率越低,算法误码率越小,译码复杂度越大。然后分析不同译码算法的计算复杂度和时间复杂度,改进后的SOVA译码算法降低了计算复杂度,保证了算法的性能。最后根据仿真结果,对信道编码发射端和接收端进行硬件设计与实现。用Verilog语言编写Turbo编译码、交织与解交织、加扰与解扰的功能模块,使用Simulation工具对功能模块进行仿真验证,比较仿真与理论结果,结果表明各功能模块硬件设计符合要求。使用Zynq 7000开发板作为系统验证平台,分别下载发射系统与接收系统程序,使用在线分析工具ILA获取编译码波形并分析,结果表明系统在FPGA中正常工作。
朱进蓉[2]（2021）在《用于卫星通信的Turbo译码器设计》文中指出近年来,随着卫星通信技术的蓬勃发展,人们对卫星通信质量的要求越来越高。信道编码技术是提高通信可靠性非常有效的方法。而Turbo码作为一种接近Shannon限的理想码型,不仅能够在低信噪比的环境下展现出优异的性能,而且还具备很强的抗衰落和抗干扰性能。因此,在卫星通信领域也得到了广泛的运用,并且成为了信道编码研究的热点。然而Turbo码在计算过程中存在大量的指数和对数运算,使得译码运算的复杂度很高,在硬件实现时十分困难。此外,由于Turbo码特殊的编码方式,需要在接收完所有数据后才可以进行译码,需要消耗很大的存储空间,也会带来极大的译码时延。为了解决这几个问题,本文以低时延、低资源占用为实现要求,完成Turbo译码器的设计。本文以卫星通信中Turbo码的译码器为研究目标,从译码算法和硬件实现两个层面进行分析。在算法层面上,以传统的Log-MAP译码算法为基础算法,引入滑动窗口技术,以达到降低译码传输时延和存储资源的目的。同时为了减少译码算法的复杂度,将Log-MAP算法中的雅可比对数函数利用线性拟合的方式转化为一次函数。最后,利用Matlab仿真分析影响译码性能的相关参数。仿真结果表明,随着交织长度的增加,编码速率的降低、迭代次数的增加,译码性能将得到相应的提高。在硬件层面上,使用现场可编程门阵列（Filed Programmable Gate Array,FPGA）对译码器进行设计,通过综合、实现发现,使用滑动Log-MAP译码算法,硬件的资源占用率和时延降低了很多,与传统的Log-MAP算法相比,虽然寄存器Registers增加了约41%,但是触发器、查找表以及嵌入式块存储器分别减少了约35%、33%以及76%。总体来说,滑窗Log-MAP算法的资源占用率还是比较少的,其次,译码时延也减少了约53.65us。最后,将FPGA实现的结果与Matlab实现结果相比较,两者的译码性能基本一致。因此,本文所设计的Turbo码译码器在保持很好译码性能的同时,时延和存储资源也得到了有效的降低。
张建银[3]（2020）在《基于极化码的5G通信信道纠错编码技术研究》文中提出随着第五代移动通信系统（The 5th Generation Mobile Communication,5G）时代的到来,为了满足自动驾驶、虚拟现实和超高清视频等业务的需求,需要提供超高速的通信速率,确保数据在传输过程中的可靠性和时效性。因此,如何构造具有高效的编、译码算法以及具有良好的纠错性能,一直都是信道编码领域追求的目标。极化码（Polar Codes）是一种新型编码方式,可以通过理论证明达到香农容量限。它具有低复杂度的编、译码算法,增强了极化码的实用性。极化码的构造编码原理对信息论有很大的理论意义,为码的设计指出了方向。极化码是针对二元对称信道（Binary Symmetric Channel,BSC）的严格构造码,基本思想是利用信道的两极分化现象,把承载较多的信息比特放在“理想信道”中传输,把“冻结比特”放在“非理想信道”中,目前已经作为增强移动宽带（Enhanced Mobile Broadband,e MBB）场景中的控制信道的编码方案。因此,本文以此为基础,对极化码的译码算法以及在5G场景中适用性进行了研究,相关内容如下:首先,本文基于极化码的基本原理与构造方法,对极化码进行了理论的分析与验证,极化码目前主要的译码算法包括:连续消除（Successive Cancellation,SC）、连续消除列表（Successive Cancellation List,SCL）、循环冗余校验辅助连续消除列表（CRC-SCL）等等,本文在SC算法的基础上分析了CRC-SCL算法以及CRC辅助连续取消堆栈算法（CRC Aid Successive Cancellation Stack,CA-SCS）,通过译码性能的比较,提出了CRC辅助解码方案以改善极化码的性能。仿真结果表明,CA-SCL/SCS可以在Turbo码的基础上提供0.5 d B的显着增益。此外,CA-SCS解码器的时间复杂度远低于Turbo解码器的时间复杂度,并且在高SNR方案中可以接近SC解码器的时间复杂度。因此,CA-SCL/SCS解码下的极化码可以成为未来5G中的推动者。其次,在5G应用场景中,只确定了极化码应用于e MBB场景中的控制信道,本文分析了极化码在另外两大场景中的适用性,分别是超高可靠超低时延通信（Ultra Reliable Low Latency Communications,URLLC）场景和海量机器类通信（massive Machine Type Communications,mMTC）场景。mMTC场景的信道编码需要多种码率和码块长度,并具有高吞吐量,高可靠性,低延迟,低解码复杂度以及低能耗。本文提供了的对数逐次消除堆栈（Log-SCS）算法,大大提高了传输的可靠性。在此基础上,又提出新的改进方案,即CRC辅助Log-SCS算法。通过对5G通信系统不同场景要求不同,分别从灵活性、吞吐量、延迟性、纠错能力等进行仿真实验,最终表明,极化码满足用户对5G系统的要求。最后,极化码与Turbo码的对比。在5G的三大场景e MBB场景、URLLC场景和mMTC场景下研究极化码的性能,通过分析各性能指标来对比极化码的优越性以及研究极化码是否满足高速率,低延迟等理想的效果。通过调整不同的参数用以达到最优性能,说明极化码在编码性能优越于Turbo编码方案,并在加性高斯白噪声（Additive White Gaussian Noise,AWGN）信道模型下对其进行MATLAB仿真各编码的误码率。本文利用码率1/2的二进制相移键控（Binary Phase Shift Keying,BPSK）调制在AWGN信道上评估不同的信道编码方案,以便为5G建议最佳信道编码方案。
刘伟[4]（2020）在《极化码在宽带微功率通信系统中的应用研究》文中指出随着电力抄表业务的发展,为了保证更有效、更可靠、更智能的抄表业务,宽带微功率无线通信作为新的通信方式将取代电力线通信（Power Line Communication,PLC）。但其仍然面临两个问题:一方面宽带微功率无线通信工作在公共频段,易受其他系统干扰,另一方面电表等通信设备安装在复杂多变的信道环境中,导致传输可靠性低,这对宽带微功率无线通信的整体性能提出了更高要求。极化码作为目前唯一被证明在理论上可达香农限的编码方案,相比目前PLC系统中传统的Turbo码,在编译码方面有更突出的表现,将极化码应用于宽带微功率无线通信中是一种有效提高整体性能的方式。本文解决了极化码应用于宽带微功率无线通信中的两个问题:一是极化码在宽带微功率无线通信中的低复杂度译码问题;二是极化码在宽带微功率无线通信中的速率兼容问题。具体的研究工作如下:1.针对传统的极化码译码算法需要设置较大的列表值以满足宽带微功率无线通信性能要求,但同时导致译码复杂度较高的问题,本文设计了一种基于比特翻转的自适应译码算法。该算法通过自适应选择列表值,列表值的选取随着信噪比的增大而减小,从而达到减小整体复杂度的效果,与传统的算法相比,该算法在保证译码性能的同时降低了译码复杂度。2.针对传统的极化码速率兼容方案在不同编码速率下性能各异且相差较大的问题,基于对C0模式与C1模式下的打孔方案的分析,本文设计了一种适用于多码率的高可靠极化码速率兼容方案。该方案通过结合两种传统打孔方案,避免了传统打孔方案在较高码率或较低码率下性能差异较大的问题,能够满足宽带微功率无线通信的多码率需求。3.通过结合本文所提的极化码低复杂度译码算法与高可靠的极化码速率兼容方案,给出了极化码应用于宽带微功率无线通信的完整解决方案。在宽带微功率无线通信的实测信道下,与PLC系统的Turbo码方案进行仿真对比,验证了极化码应用于宽带微功率无线通信中的性能优势。
王梓铭[5]（2020）在《宽带数据电台物理层波形的设计与研究》文中研究表明随着我军信息化建设步伐的加快,需要能够在复杂战场环境下高速率、高可靠性通信的宽带数据电台以实现侦察系统、指挥系统和火力打击系统的无缝连接。本文在地空通信的通信环境下对宽带数据电台的物理层波形进行设计与研究。针对军事通信中隐蔽通信的需求,本文研究并设计了低速率扩频波形。本文首先研究了直接序列扩频系统,给出了直接序列扩频系统的系统框图和信号表达式,并对直接序列扩频系统的抗干扰性能做出说明。接着,本文对宽带数据电台中的信道编码技术进行了研究,研究了Turbo码和Turbo乘积码的编译码原理,给出了Turbo码和Turbo乘积码的编译码流程。之后,本文对低信噪比环境下的载波同步算法进行了研究,重点研究了粗同步中的平均周期图法和细同步中的最大均方解扩软输出算法,给出了低速率扩频波形的载波同步方案。最后,本文对低速率扩频波形的帧结构进行设计,共设计不同扩频因子的两套编码方案,并在加性高斯白噪声信道下进行性能仿真验证,仿真结果表明本文设计的低速率扩频波型在低于背景噪声15到25d B的条件下性能良好,能够满足隐蔽通信的需要。针对高速率宽带通信的需求,本文研究并设计了宽带组网波形。本文首先研究了空频分组码正交频分复用系统,重点研究了空频分组码的编译码原理,给出了空频分组码的编译码流程。接着,本文对信道估计算法进行了研究,给出了一种基于正交矩阵的信道估计算法,该算法利用正交矩阵的特性将矩阵求逆运算转化为共轭转置操作,能够降低运算量。之后,本文对多天线系统中的定时同步算法进行了研究,在WY算法的基础上提出了一种基于ZC序列的改进算法,该算法通过优化WY算法的定时测度函数消除了WY算法定时测度曲线中的副峰,能够提高定时同步的准确率,仿真证明在三径信道下定时同步正确率为99%时,该算法相较WY算法有3d B的性能优势。再之后,本文对载波同步算法进行了研究,给出了宽带组网波形的载波同步方案。最后,本文对宽带组网波形的帧结构进行了设计,共设计不同子载波数、不同调制指数和不同编码码率的多个方案,并在三径信道下对系统性能进行仿真,仿真结果表明本文设计的宽带组网波形在三径信道下能够在Eb/N0小于6d B时误比特率达到1?10-6,本文设计的宽带组网波形性能良好,能够满足高速率宽带通信的需求。
陈立[6]（2020）在《地空宽带OFDM系统下的同步算法研究》文中研究说明在民航通信中,飞机与地面无线基站之间进行数据信息传输的机载通信方式是确保飞行安全和通信联络迅速、准确所必不可少的通信手段。但和机载导航、控制、智能化和机械等技术的成熟化与高集成度的领先地位相比,我国机载通信的发展显得相对滞后。本文以地空宽带系统为背景,研究了OFDM系统应用在机载通信中的传输性能。本文首先研究了OFDM体制的系统模型及其关键技术,其中包括调制与解调技术、同步技术、信道估计技术以及信道编译码技术,并对地空宽带信道进行了信道建模。其次针对OFDM系统的同步敏感性问题,本文研究了S&C、Minn以及共轭反对称三种经典估计算法,仿真了其误比特性能。同时为达到更加良好的定时准确概率,提出了一种基于共轭反对称的改进型定时同步算法。研究了小数倍频偏估计算法,包括Moose算法以及基于时域训练序列的算法,其MSE可以达到10e-5的良好估计性能。然后结合信道建模理论,查阅相关信道参数标准,针对飞机起飞、降落、飞行等多场景,建立贴合的信道模型,并结合同步算法,仿真地空宽带通信下的OFDM系统的误码性能。最后,研究了Turbo码信道编译码技术,对比分析了Turbo码与TPC码的编译码性能,选定Turbo作为OFDM系统中的信道编码技术,构建相应的信道编码系统并对其进行系统仿真,结合算法复杂度和误比特性能两方面,给出误比特性能相对较好的OFDM设计方案。
罗小红[7]（2020）在《基于反向蝶形计算的低存储容量Turbo码译码器设计及FPGA实现》文中指出Turbo码由于其译码性能接近Shannon极限,成为信道编码领域的重点研究码型,并被广泛的应用于无线通信系统中。目前,Turbo码已被LTE-Advanced标准所采用作为信道编码方式,同时也被应用于物联网,图像的加密传输以及深空通信中。在Turbo码译码器进行硬件实现时,由于译码器通常是采用迭代方式进行译码,会对存储单元进行频繁的访问造成较大的功率损失。其中,对状态度量缓存（State Metric Cache,SMC）的访问造成的功率损失占到译码器总体功率消耗的一半以上。因此,对于功率受限的无线通信系统中,Turbo码译码器的功耗成为了重要的问题。为了解决这个问题,满足低功耗无线通信系统的设计要求,一种低存储容量的Turbo码译码器结构设计成为了重要的研究内容。本文以LTE-Advanced标准下的Turbo码为研究对象。首先,对Turbo码的编码方法和译码原理进行介绍。其次,对最大后验概率（Maximum A Posteriori,MAP）算法以及它的改进算法进行理论推导和分析。然后,根据改变状态度量存储方式的设计思路,提出了基于线性估算的Turbo码译码器结构设计方案。通过在传统的结构中插入一个排序模块和增量计算模块,将计算出的增量比特和位置比特进行存储,来代替对前向状态度量的存储。结果表明,该设计方案使得SMC容量降低了55%。在上述的基于线性估算的Turbo码译码器结构设计中,虽然减少了SMC容量达到了降低功耗的目的,但是SMC容量还可以进一步降低;并且对状态度量的处理是有损压缩过程,使得误码率（Bit Error Rate,BER）和误包率（Packet Error Rate,PER）性能有一定的损失,同时该译码结构的并行程度不够。因此,本文根据反向计算的设计思路,提出了一种基于反向蝶形计算的Turbo码译码器结构设计方案。在该设计方案中,将传统的编码网格图分成四个独立的蝶形单元,不在存储所有的前向状态度量,只需要存储符号比特和不能反向计算的状态度量。该设计方案使得SMC容量的降低了65%,并且BER和PER性能与对数域最大后验概率（Maximum A Posterior Probability Algorithm in Logarithmic Domain,Log-MAP）算法非常接近。论文最后对基于反向蝶形计算的译码器结构设计进行了深入的研究和探讨,然后在Quartus II 13.0软件平台中,采用Verilog硬件描述语言（Hardware Description Language,HDL）,对该设计结构进行编程实现,并使用PowerPlay Early Power Estimator和ModelSim进行功耗测试和译码时间分析。结果表明,在硬件资源使用方面,与传统的译码器结构相比,该译码器结构总的内存量降低了35.62%;在功耗和译码时间方面,在200MHz的工作频率下,总功耗较传统的译码器结构降低了15.38%,同时译码时间较线性估算的译码器结构减少了45.45%。因此,本文所设计的Turbo码译码器在保持较好的译码性能的同时功耗也得到了有效的降低。
陈元春[8]（2020）在《低延迟Turbo码译码算法的硬件设计与实现》文中研究表明Turbo码是一种基于并行级联卷积码的信道编译码,由于其在抗衰落和抗干扰方面性能优异,因此成为了CCSDS信道编码标准之一。本文基于该标准实现了帧长为8160的Turbo码编译码器的硬件设计与实现。首先简要介绍了Turbo码编译码的原理,接着对其性能进行仿真,然后重点研究了硬件设计以及改进方法,最后在项目系统中对Turbo码的实际性能进行测试。在MATLAB环境下的仿真中,本文共分析了三种译码算法的性能。通过不同参数角度的对比,得出了本课题8160bit帧长Turbo码的基本性能指标,并将结果与相关文献进行对比。在FPGA硬件设计时,针对传统MAP类译码算法延迟大,吞吐率低的不足,提出了基于滑动窗Max-Log-MAP算法的改进译码结构。所述改进主要包括以下四点:第一点是采用两个分量译码器并行译码的设计方法。第二点是对分支度量的计算结构进行拆分。第三点是独立设计分量译码器1和2,搭配新设计出的交织器和解交织器。第四点是采用流水线结构完成“加比选”计算,优化了先验信息的存储及读取方法。通过以上改进,降低了译码延迟时间,并且提高了吞吐率以及减少了资源消耗。相比于MAP类算法的传统译码结构,本文所设计的结构使得单个分量译码器中的LLR输出时间提前了99%,译码器存储资源节省了67%。在项目系统平台上的测试表明,所设计的Turbo码译码器能够稳定工作在130MHz的时钟下。本文所实现的Turbo码编译码器,已经成功应用于某无人机图像数据实时传输系统中。在迭代5次时,译码器延迟时间小于5ms,吞吐率高于8Mbps,满足了本课题对图像数据传输的要求。
郭梦生[9]（2020）在《直扩通信系统中Turbo码编译码器的FPGA实现》文中认为扩频通信技术是首先将要传输的信息乘以扩频函数（扩频码）,倍数扩展传输信息信号的频谱,然后在接收端进行相应的解扩操作,最终又恢复出传输的原始信息。因具有抗干扰能力强、选择寻址能力好、保密性能高、频谱密度低等优点,最先作为军事目的出现在战争中,后来也被广泛应用于民用移动通信领域。主要的扩频技术有:直接序列扩频通信（DSSS）、跳频通信（FH）、跳时通信（TH）、混合扩频通信。而直接序列扩频通信（DSSS）是最常用、技术积累最好的扩频方式。信道编码技术是现今数字通信系统关键技术之一,是解决信号在信道中无差错传输的技术手段,保证接收端接收信息正确性的技术。在信道编码领域,研究人员不断提出性能优异的编译码方案。从开始的BCH码、RS码和卷积码到将调制与信道编码结合的网格编码调制（TCM）,虽然在各个通信标准中有优异的性能表现,但始终离香农极限有一定的距离。直到Turbo码的提出,使信道编码理论踏上无限接近香农极限的道路,而无数的相关研究人员也一直朝着目标坚持不懈的前行。Turbo被看作网格编码调制技术问世以来,信息与编码理论研宄上取得的最伟大的技术成就,在当今的数字通信领域占据着积极重要的地位。本文设计的通信系统模型是直接序列扩频通信系统与Turbo码编译码结合,并基于FPGA硬件实现。首先,完成了采用63位长度的Gold序列作为伪码序列,进行63倍扩频的直接序列扩频,并在接收端的解扩过程采用滑动相关捕获算法进行伪码同步。然后设计了采用RSC分量码编码算法的Turbo码编码器,并对编码器中的删余复接器进行改进以获得更加的译码性能,其中编码结构为PCCC编码结构,帧长为1248码块长度,最后编码输出1/2码率的Turbo码。接下来设计了采用Max-Log-MAP算法进行迭代译码的Turbo码译码器,其译码结构也为PCCC结构。通信系统各个部分的设计流程均为先进行了Matlab算法性能仿真、然后通过Verilog HDL映射到FPGA上,最后完成功能仿真、上板数据抓取以及结果验证。本设计已完成对整个通信系统模型的FPGA设计,并定义了模块接口,搭建了通信电路模型,并完成了结果验证。
李琦[10]（2020）在《高速率信道编译码并行实现研究》文中研究指明毫米波通信因为其较高的通信速率而成为移动通信新的研究方向,被应用在5G移动通信系统中,用于实现更高的传输速率。随着5G移动通信系统的研究和发展,高速数据传输和超低端到端传输延迟对信道编码技术提出了更高的要求。在现代通信系统中,Turbo码是一种常用的信道编码方式,通过使用基于两个分量译码器的软信息交换的迭代译码算法,它具有强大的纠错能力,有助于以接近无线信道容量的传输吞吐量进行可靠的通信。但是,受限于turbo码的迭代译码算法的复杂性,使用串行处理的log-map译码算法时译码速率有限,译码时延较大。因此,改进turbo译码算法,通过并行译码,增加turbo译码的处理速率,降低译码时延,有助于实现高速率信道编译码,从而达到更高的通信速率。本文研究了使用信道编码器和多个turbo译码器实现高速率信道编码和并行译码。并且介绍了完全并行的turbo码译码算法,能够并行处理译码信息帧里的所有比特,每次迭代译码只需要两个时钟周期,完成整个译码过程只需要数十个时钟周期,从而能够显着提高turbo译码的吞吐量,减小译码延迟。经过MATLAB仿真,证明了当使用36次迭代时完全并行turbo译码算法能够达到和使用6次迭代的log-map算法时近似的纠错译码性能。通过对比,说明了它能够以更高的硬件资源需求为代价,在LTE标准turbo码的各种帧长情况下,实现远高于log-map算法的译码速率。根据完全并行turbo译码算法,本文提出了一种完全并行turbo译码器在FPGA上的实现方案,详细介绍了译码器硬件实现的总体结构和处理过程,算法块处理单元和交织模块的设计。通过定点仿真对于LTE标准中turbo编码的不同帧长进行了译码器性能测试,证明了完全并行turbo译码器能够适用于多种帧长的turbo编码。
二、Turbo码译码算法的研究（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Turbo码译码算法的研究（论文提纲范文）
（1）基于FPGA的Turbo编译码的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 研究意义 |
| 1.3 文章内容与结构安排 |
| 2 Turbo码基础理论研究 |
| 2.1 卷积码基础 |
| 2.1.1 卷积编码原理 |
| 2.1.2 卷积码的描述方式 |
| 2.1.3 递归系统卷积码 |
| 2.2 Turbo编译码原理 |
| 2.2.1 Turbo编码原理 |
| 2.2.2 Turbo码译码原理 |
| 2.3 交织与解交织 |
| 2.4 扰码与解扰码 |
| 2.5 常见信道 |
| 2.6 本章小结 |
| 3 Turbo译码算法及其改进算法的研究与性能分析 |
| 3.1 Turbo译码算法 |
| 3.1.1 MAP译码算法 |
| 3.1.2 Log-MAP译码算法 |
| 3.1.3 Max-Log-MAP算法 |
| 3.1.4 SOVA译码算法及其改进算法 |
| 3.2 Turbo译码算法及其改进算法的仿真 |
| 3.2.1 未编码与不同译码算法对性能的影响 |
| 3.2.2 交织深度对译码性能的影响 |
| 3.2.3 迭代次数对译码性能的影响 |
| 3.2.4 码率对译码性能的影响 |
| 3.3 译码复杂度分析 |
| 3.4 本章小结 |
| 4 Turbo编码器的FPGA设计与实现 |
| 4.1 扰码 |
| 4.2 参数配置 |
| 4.3 交织器 |
| 4.4 分量编码器 |
| 4.5 删余复用模块 |
| 4.6 编码系统的仿真设计与实现 |
| 4.7 本章小结 |
| 5 Turbo译码器的FPGA设计与实现 |
| 5.1 信道解交织 |
| 5.2 分量译码器 |
| 5.2.1 分支度量计算单元 |
| 5.2.2 加比选单元(ACSU) |
| 5.2.3 软信息 |
| 5.3 解扰 |
| 5.4 译码系统的仿真设计与实现 |
| 5.5 Turbo编译码器板级测试与验证 |
| 5.5.1 开发板选型及开发工具简介 |
| 5.5.2 FPGA验证流程与平台 |
| 5.5.3 Turbo编译码器板级测试 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读学位期间取得的研究成果 |
（2）用于卫星通信的Turbo译码器设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 信道编译码技术 |
| 1.3 Turbo码的发展与研究现状 |
| 1.4 本文研究内容与研究目标 |
| 1.5 章节安排 |
| 第二章 Turbo码原理与译码算法性能分析 |
| 2.1 Turbo码编码器 |
| 2.1.1 Turbo码编码原理 |
| 2.1.2 交织器 |
| 2.1.3 归零处理 |
| 2.1.4 删余与复接 |
| 2.2 Turbo码译码器 |
| 2.2.1 Turbo码译码原理 |
| 2.2.2 Turbo码译码算法 |
| 2.2.3 译码算法比较 |
| 2.3 本章小结 |
| 第三章 基于滑窗的Turbo码译码算法设计 |
| 3.1 滑窗算法概述 |
| 3.1.1 传统Log-MAP译码算法 |
| 3.1.2 滑窗Log-MAP译码算法 |
| 3.1.3 滑窗Log-MAP算法存储资源与时延分析 |
| 3.1.4 滑窗Log-MAP算法的改进 |
| 3.2 Turbo码性能仿真与分析 |
| 3.2.1 编码参数对Turbo码性能的影响 |
| 3.2.2 滑窗算法参数对Turbo码性能的影响 |
| 3.2.3 归零方案对Turbo码译码性能的影响 |
| 3.3 本章小结 |
| 第四章 基于FPGA的译码器设计 |
| 4.1 开发环境介绍 |
| 4.2 数据量化 |
| 4.3 译码器电路的设计与实现 |
| 4.4 译码器计算模块 |
| 4.4.1 max*运算单元及归一化结构设计 |
| 4.4.2 交织/解交织模块的设计 |
| 4.4.3 分支转移度量(BMC)计算模块 |
| 4.4.4 前向状态度量(FSM)计算模块 |
| 4.4.5 对数似然比(LLR)计算模块 |
| 4.5 译码器控制电路的设计 |
| 4.6 本章小结 |
| 第五章 测试及结果分析 |
| 5.1 译码器测试方法 |
| 5.2 译码器设计结果与分析 |
| 5.2.1 资源占用情况 |
| 5.2.2 译码仿真结果 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文总结 |
| 6.2 未来工作展望 |
| 致谢 |
| 附录 QPP交织参数表 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
（3）基于极化码的5G通信信道纠错编码技术研究（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 1 引言 |
| 1.1 研究背景 |
| 1.2 极化码的研究现状 |
| 1.3 本文主要研究内容 |
| 1.4 论文结构安排 |
| 2 极化码的基本理论 |
| 2.1 信道极化原理 |
| 2.2 极化码编码算法 |
| 2.3 极化码的译码算法 |
| 3 极化码的循环冗余校验译码算法 |
| 3.1 引言 |
| 3.2 理论基础 |
| 3.2.1 符号和后验概率 |
| 3.2.2 SC/SCL/SCS的统一描述 |
| 3.3 CRC辅助解码算法 |
| 3.3.1 CRC辅助连续取消列表解码 |
| 3.3.2 CRC辅助连续取消堆栈解码 |
| 3.4 性能和复杂性比较 |
| 3.5 本章小结 |
| 4 不同场景下信道编码的研究 |
| 4.1 引言 |
| 4.2 用户需求分析 |
| 4.3 5G系统中极化码的讨论 |
| 4.3.1 eMBB |
| 4.3.2 URLLC |
| 4.3.3 mMTC |
| 4.3.4 系统复杂性 |
| 4.3.5 错误平层 |
| 4.4 本章小结 |
| 5 极化码在mMTC场景下的研究 |
| 5.1 引言 |
| 5.2 5G-mMTC场景的潜在信道编码要求 |
| 5.2.1 关键任务MTC场景 |
| 5.2.2 mMTC场景 |
| 5.3 极化码适用于 5G-mMTC场景 |
| 5.4 本章小结 |
| 6 极化码URLLC场景下译码算法研究 |
| 6.1 引言 |
| 6.2 CRC辅助Log-SCS解码器 |
| 6.3 纠错和错误检测性能 |
| 6.4 本章小结 |
| 7 极化码与Turbo码的性能比较 |
| 7.1 引言 |
| 7.1.1 灵活性 |
| 7.1.2 复杂性 |
| 7.1.3 延迟性 |
| 7.1.4 可靠性 |
| 7.2 Turbo码 |
| 7.3 纠错性能与硬件效率 |
| 7.4 本章小结 |
| 8 工作总结与展望 |
| 8.1 工作总结 |
| 8.2 工作展望 |
| 参考文献 |
| 附录 缩略语 |
| 作者简历 |
| 学位论文数据集 |
（4）极化码在宽带微功率通信系统中的应用研究（论文提纲范文）
| 摘要 |
| abstract |
| 注释表 |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 宽带微功率的发展现状 |
| 1.3 极化码研究现状 |
| 1.4 论文的主要工作和组织结构 |
| 第2章 极化码的基本原理 |
| 2.1 信道极化理论 |
| 2.1.1 信道组合 |
| 2.1.2 信道分裂 |
| 2.1.3 极化过程 |
| 2.2 极化码的编码原理 |
| 2.2.1 构造子信道可靠性排序 |
| 2.2.2 编码过程 |
| 2.3 极化码译码算法 |
| 2.3.1 SC译码算法 |
| 2.3.2 SCL译码算法 |
| 2.3.3 CA-SCL译码算法 |
| 2.3.4 仿真性能分析 |
| 2.4 速率兼容的极化码 |
| 2.5 极化码的特点和应用难点 |
| 2.6 本章小结 |
| 第3章 极化码低复杂度译码算法 |
| 3.1 基于比特翻转的译码算法 |
| 3.2 基于比特翻转的自适应SCL算法 |
| 3.3 仿真分析 |
| 3.3.1 仿真参数设置 |
| 3.3.2 仿真结果分析 |
| 3.4 本章小结 |
| 第4章 极化码高可靠的速率兼容方案 |
| 4.1 C0打孔模式与C1打孔模式 |
| 4.1.1 C0模式下打孔方案 |
| 4.1.2 C1模式下打孔方案 |
| 4.2 适用于宽带微功率系统的极化码打孔方案 |
| 4.3 仿真分析 |
| 4.3.1 仿真参数设置 |
| 4.3.2 仿真结果分析 |
| 4.4 本章小结 |
| 第5章 极化码译码及速率兼容联合方案 |
| 5.1 仿真分析 |
| 5.2 本章小结 |
| 第6章 总结与展望 |
| 6.1 全文总结 |
| 6.2 未来研究展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间从事的科研工作及取得的成果 |
（5）宽带数据电台物理层波形的设计与研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 选题背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要内容及结构 |
| 第二章 低速率扩频波形关键技术 |
| 2.1 直接序列扩频 |
| 2.1.1 直接序列扩频基本原理 |
| 2.1.2 直接序列扩频系统的特点 |
| 2.2 信道编码 |
| 2.2.1 Turbo码编译码原理 |
| 2.2.2 TPC码编译码原理 |
| 2.3 载波同步算法 |
| 2.3.2 粗同步算法 |
| 2.3.3 细同步算法 |
| 第三章 低速率扩频波形帧结构设计与性能仿真 |
| 3.1 低速率扩频波形系统模型 |
| 3.1.1 Turbo码方案系统模型 |
| 3.1.2 RS码级联TPC码方案系统模型 |
| 3.2 Turbo码方案帧结构设计与性能仿真 |
| 3.2.1 64倍扩频Turbo码方案 |
| 3.2.2 128倍扩频Turbo码方案 |
| 3.2.3 256倍扩频Turbo码方案 |
| 3.2.4 384倍扩频Turbo码方案 |
| 3.3 RS码级联TPC码方案帧结构设计与性能仿真 |
| 3.3.1 64倍扩频RS+TPC编码方案 |
| 3.3.2 128倍扩频RS+TPC编码方案 |
| 3.3.3 192倍扩频RS+TPC编码方案 |
| 3.3.4 384倍扩频RS+TPC编码方案 |
| 第四章 宽带组网波形关键技术 |
| 4.1 SFBC-OFDM基本原理 |
| 4.1.1 OFDM基本原理 |
| 4.1.2 SFBC基本原理 |
| 4.1.3 信道估计 |
| 4.2 定时同步 |
| 4.2.1 WY算法 |
| 4.2.2 改进算法 |
| 4.3 载波同步 |
| 第五章 宽带组网波形帧结构设计与性能仿真 |
| 5.1 宽带组网波形系统模型 |
| 5.2 512子载波SFBC-OFDM方案 |
| 5.2.1 1/3码率Turbo码BPSK星座映射方案 |
| 5.2.2 1/2码率Turbo码BPSK星座映射方案 |
| 5.2.3 1/2码率Turbo码QPSK星座映射方案 |
| 5.3 1024子载波SFBC-OFDM方案 |
| 5.3.1 帧结构设计 |
| 5.3.2 性能仿真 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）地空宽带OFDM系统下的同步算法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 选题的背景和意义 |
| 1.2 国内外的研究现状 |
| 1.2.1 地空宽带技术的国内外发展现状 |
| 1.2.2 OFDM通信系统的国内外发展现状 |
| 1.3 OFDM技术 |
| 1.3.1 OFDM技术的特点 |
| 1.3.2 OFDM系统同步算法的研究概况 |
| 1.4 本文主要研究内容及所做工作 |
| 第二章 OFDM系统及其技术介绍 |
| 2.1 系统模型介绍 |
| 2.2 发送端的主要关键技术 |
| 2.2.1 调制与解调技术 |
| 2.2.2 同步技术 |
| 2.2.3 信道估计 |
| 2.2.4 峰值平均功率比 |
| 2.2.5 信道编译码技术 |
| 2.3 地空宽带信道模型特点分析与建模 |
| 2.3.1 地空通信系统的特性分析 |
| 2.3.2 地空信道的传播特性 |
| 第三章 OFDM系统中的经典同步算法 |
| 3.1 定时同步算法 |
| 3.1.1 基于S&C算法的定时同步 |
| 3.1.2 基于Minn算法的定时同步 |
| 3.1.3 基于共轭反对称结构的定时同步算法 |
| 3.1.4 改进型共轭反对称定时同步 |
| 3.2 小数倍频偏估计 |
| 3.2.1 Moose小数倍频偏估计算法 |
| 3.2.2 基于时域训练序列的频偏估计算法 |
| 3.3 整数倍频偏估计 |
| 3.4 相偏估计 |
| 第四章 多径信道下的OFDM系统同步算法 |
| 4.1 高动态信道建模 |
| 4.1.1 航空信道场景分析 |
| 4.1.2 信道建模 |
| 4.1.3 信道模型的实现 |
| 4.2 地空通信环境信道模型的实现 |
| 4.3 地空通信环境下的性能仿真 |
| 第五章 OFDM系统下信道编码辅助的同步研究 |
| 5.1 Turbo码的基本原理 |
| 5.1.1 Turbo码编码器结构 |
| 5.1.2 Turbo码交织器结构 |
| 5.1.3 Turbo削码删余器 |
| 5.1.4 Turbo迭代译码器 |
| 5.2 Turbo码性能仿真分析 |
| 5.2.1 不同分量码对Turbo码性能的影响 |
| 5.2.2 迭代次数对Turbo码性能的影响 |
| 5.2.3 帧长对Turbo码性能的影响 |
| 5.2.4 编码速率对Turbo码性能的影响 |
| 5.2.5 Turbo码相关的优化设计方案 |
| 5.3 Turbo编码的OFDM系统 |
| 5.4 OFDM系统的频偏总体性能分析 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）基于反向蝶形计算的低存储容量Turbo码译码器设计及FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 Turbo码的提出 |
| 1.1.2 Turbo码的发展与应用 |
| 1.1.3 Turbo码的研究现状 |
| 1.2 研究意义 |
| 1.3 论文主要工作及章节安排 |
| 1.3.1 论文主要工作 |
| 1.3.2 章节安排 |
| 第二章 Turbo码的基本原理 |
| 2.1 Turbo码编码原理 |
| 2.1.1 RSC分量编码器 |
| 2.1.2 归零处理 |
| 2.1.3 Turbo码交织器 |
| 2.2 Turbo码译码原理及算法 |
| 2.2.1 Turbo码译码原理 |
| 2.2.2 Turbo码的译码算法 |
| 2.2.3 译码算法性能比较 |
| 2.3 本章小结 |
| 第三章 低存储容量Turbo码译码器结构设计 |
| 3.1 低存储容量Turbo码译码器技术 |
| 3.2 基于线性估算的Turbo码译码器结构设计 |
| 3.2.1 最近优的Log-MAP译码算法 |
| 3.2.2 线性估算原理 |
| 3.2.3 基于线性估算的译码器结构 |
| 3.2.4 性能分析 |
| 3.3 基于反向蝶形计算的Turbo码译码器结构设计 |
| 3.3.1 反向蝶形计算原理 |
| 3.3.2 基于反向蝶形计算的译码器结构 |
| 3.3.3 性能分析 |
| 3.4 本章小结 |
| 第四章 基于反向蝶形计算的Turbo码译码器的FPGA实现 |
| 4.1 FPGA设计流程和设计工具 |
| 4.1.1 FPGA设计流程 |
| 4.1.2 QuartusⅡ及ModelSim仿真工具 |
| 4.1.3 PowerPlay EPE功耗测试工具 |
| 4.2 硬件设计与实现 |
| 4.2.1 译码器整体结构设计 |
| 4.2.2 交织与解交织实现 |
| 4.2.3 SISO译码实现 |
| 4.3 设计结果与分析 |
| 4.3.1 硬件资源使用情况 |
| 4.3.2 译码时间与功耗分析 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 论文总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士期间已取得的学术成果 |
| 攻读硕士期间参加的科研项目 |
| 附录 AQPP交织参数表 |
| 附录 BVerilog HDL程序 |
（8）低延迟Turbo码译码算法的硬件设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 信道编码理论的发展 |
| 1.3 Turbo码的研究现状 |
| 1.4 本文主要完成的工作及章节安排 |
| 2 Turbo码的编译码原理 |
| 2.1 Turbo码的编码原理 |
| 2.1.1 典型Turbo码编码器 |
| 2.1.2 递归系统卷积码 |
| 2.1.3 交织器 |
| 2.2 Turbo码编译码器 |
| 2.2.1 CCSDS-Turbo码编码器 |
| 2.2.2 Turbo码译码器 |
| 2.3 Turbo码译码算法 |
| 2.3.1 MAP算法 |
| 2.3.2 Log-MAP算法 |
| 2.3.3 Max-Log-MAP算法 |
| 2.4 本章小结 |
| 3 改进的Turbo码滑动窗译码算法 |
| 3.1 滑动窗算法原理 |
| 3.1.1 MAP类译码算法的传统实现形式 |
| 3.1.2 MAP类译码算法的滑动窗法实现形式 |
| 3.1.3 滑动窗译码算法的时延与存储资源分析 |
| 3.2 影响Turbo码性能的因素 |
| 3.2.1 译码算法对译码性能的影响 |
| 3.2.2 迭代次数对译码性能的影响 |
| 3.2.3 码率对译码性能的影响 |
| 3.2.4 量化精度对译码性能的影响 |
| 3.3 改进的Turbo码并行译码器 |
| 3.3.1 传统分支度量的计算方法以及改进 |
| 3.3.2 Turbo码的译码结构与改进 |
| 3.3.3 改进后的译码结构 |
| 3.4 本章小结 |
| 4 Turbo码编码器和译码器的FPGA实现 |
| 4.1 Turbo码编码器的FPGA实现 |
| 4.1.1 编码器的总体结构设计 |
| 4.1.2 分量编码器1的设计与实现 |
| 4.1.3 分量编码器2的设计与实现 |
| 4.1.4 交织器的FPGA实现原理 |
| 4.1.5 编码器的功能仿真 |
| 4.2 Turbo码译码器的FPGA实现 |
| 4.2.1 译码器的总体结构设计 |
| 4.2.2 改进交织器与解交织器的FPGA实现 |
| 4.2.3 分量译码器控制模块时序设计 |
| 4.2.4 分支度量R模块的设计 |
| 4.2.5 后向状态度量模块的设计 |
| 4.2.6 前向状态度量和对数似然比模块设计 |
| 4.2.7 并行译码控制与迭代控制模块的设计 |
| 4.2.8 译码器的功能仿真 |
| 4.2.9 译码器的时延和吞吐率分析 |
| 4.3 本章小结 |
| 5 硬件验证及结果分析 |
| 5.1 硬件介绍 |
| 5.2 硬件验证结果 |
| 5.2.1 Turbo码编码器 |
| 5.2.2 Turbo码译码器 |
| 5.3 设备测试结果 |
| 5.4 本章小结 |
| 总结 |
| 致谢 |
| 参考文献 |
| 附录 |
（9）直扩通信系统中Turbo码编译码器的FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景与现状 |
| 1.2 课题研究的目的与意义 |
| 1.3 课题研究的内容 |
| 第2章 直扩系统与Turbo码理论基础 |
| 2.1 扩频码序列的概述 |
| 2.1.1 m序列 |
| 2.1.2 Gold序列 |
| 2.1.3 M序列 |
| 2.2 解扩系统的原理及算法 |
| 2.2.1 滑动相关捕获算法(串行) |
| 2.2.2 匹配滤波器算法(并行) |
| 2.2.3 序贯估值捕获算法 |
| 2.3 Turbo码的编码原理和结构 |
| 2.3.1 Turbo码的编码原理 |
| 2.3.2 Turbo码的编码结构 |
| 2.3.3 分量码 |
| 2.3.4 交织方法 |
| 2.3.5 删余方法 |
| 2.4 Turbo码译码原理及算法 |
| 2.4.1 Turbo码译码原理 |
| 2.4.2 Turbo码译码算法介绍 |
| 2.4.3 MAP译码算法 |
| 2.4.4 Log-MAP译码算法 |
| 2.4.5 Max-Log-MAP译码算法 |
| 第3章 直接序列扩频的设计及实现 |
| 3.1 直接序列扩频的整体框图 |
| 3.2 扩频码序列模块 |
| 3.2.1 PN码序列相关性分析 |
| 3.2.2 PN码发生器的FPGA设计 |
| 3.3 成型滤波器模块 |
| 3.3.1 成型滤波器的原理 |
| 3.3.2 成型滤波器的FPGA设计 |
| 3.4 载波同步模块 |
| 3.4.1 载波同步电路介绍 |
| 3.4.2 载波同步的FPGA设计 |
| 3.5 伪码同步模块 |
| 3.5.1 伪码同步电路介绍 |
| 3.5.2 伪码同步的FPGA设计 |
| 第4章 Turbo码编码器的设计及实现 |
| 4.1 Turbo码编码器的整体框图 |
| 4.2 分量编码器的FPGA设计 |
| 4.3 交织器的FPGA设计 |
| 4.4 改进的删余复接器的FPGA设计及性能分析 |
| 第5章 Turbo码译码器的设计及实现 |
| 5.1 Turbo码译码器中关键变量的具体计算 |
| 5.1.1 分支度量的具体计算 |
| 5.1.2 前向递推和后向递推的具体计算 |
| 5.1.3 似然信息和外部信息计算 |
| 5.2 各个模块的FPGA设计 |
| 5.2.1 数据流控制器的FPGA设计 |
| 5.2.2 交织器与解交织器的FPGA设计 |
| 5.2.3 分量译码器的FPGA设计 |
| 5.2.4 硬判决器的FPGA设计 |
| 5.3 Turbo码译码器实现的具体细节问题 |
| 5.3.1 数据量化和防溢出处理 |
| 5.3.2 迭代次数的选择 |
| 5.3.3 迫零处理 |
| 5.4 性能测试与功能仿真测试 |
| 第6章 硬件实现平台与测试验证 |
| 6.1 实现平台简介 |
| 6.1.1 FPGA组成结构与设计流程 |
| 6.1.2 FPGA芯片与开发环境选择 |
| 6.1.3 设计语言简介 |
| 6.2 系统实现及测试验证 |
| 6.2.1 整体通信系统模型 |
| 6.2.2 接口定义 |
| 6.2.3 测试结果 |
| 总结 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得学术成果 |
| 附录 |
（10）高速率信道编译码并行实现研究（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究的背景与意义 |
| 1.1.1 5G通信介绍 |
| 1.1.2 信道编码技术 |
| 1.2 turbo并行译码的研究现状 |
| 1.3 本文研究内容和结构安排 |
| 第二章 turbo码的编码和译码 |
| 2.1 turbo编码的结构和算法 |
| 2.1.1 turbo码的编码结构和编码过程 |
| 2.1.2 分量编码器 |
| 2.1.3 交织器 |
| 2.1.4 删余模块和归零处理 |
| 2.2 turbo译码结构和算法 |
| 2.2.1 turbo译码结构 |
| 2.2.2 MAP译码算法 |
| 2.2.3 使用MAP迭代译码 |
| 2.3 本章小结 |
| 第三章 turbo码译码算法的改进 |
| 3.1 MAP算法的改进 |
| 3.1.1 log-map译码算法 |
| 3.1.2 max-log-map译码算法 |
| 3.2 改进的turbo译码方案 |
| 3.2.1 滑动窗口译码 |
| 3.2.2 子块并行译码 |
| 3.2.3 Radix-8 译码算法 |
| 3.3 完全并行turbo译码算法 |
| 3.3.1 turbo编码中符号表示 |
| 3.3.2 完全并行turbo译码 |
| 3.3.3 完全并行turbo译码算法和log-map算法的对比 |
| 3.4 本章小结 |
| 第四章 信道编译码的并行实现 |
| 4.1 高低频混合组网系统的turbo编译码实现 |
| 4.1.1 信道编码器 |
| 4.1.2 turbo译码器 |
| 4.2 完全并行turbo译码算法性能仿真 |
| 4.3 完全并行turbo译码器的FPGA实现 |
| 4.3.1 译码器实现结构框图 |
| 4.3.2 算法块处理单元 |
| 4.3.3 交织模块设计 |
| 4.4 数据量化 |
| 4.5 完全并行turbo译码器的测试 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士期间获得成果 |
四、Turbo码译码算法的研究（论文参考文献）
- [1]基于FPGA的Turbo编译码的研究与设计[D]. 吴雪玲. 西南科技大学, 2021(08)
- [2]用于卫星通信的Turbo译码器设计[D]. 朱进蓉. 西南科技大学, 2021(08)
- [3]基于极化码的5G通信信道纠错编码技术研究[D]. 张建银. 河南理工大学, 2020(01)
- [4]极化码在宽带微功率通信系统中的应用研究[D]. 刘伟. 重庆邮电大学, 2020(02)
- [5]宽带数据电台物理层波形的设计与研究[D]. 王梓铭. 西安电子科技大学, 2020(05)
- [6]地空宽带OFDM系统下的同步算法研究[D]. 陈立. 西安电子科技大学, 2020(05)
- [7]基于反向蝶形计算的低存储容量Turbo码译码器设计及FPGA实现[D]. 罗小红. 西南大学, 2020(01)
- [8]低延迟Turbo码译码算法的硬件设计与实现[D]. 陈元春. 南京理工大学, 2020(01)
- [9]直扩通信系统中Turbo码编译码器的FPGA实现[D]. 郭梦生. 成都理工大学, 2020(04)
- [10]高速率信道编译码并行实现研究[D]. 李琦. 电子科技大学, 2020(07)